反激波形細節(jié)探討和一些見解，見目錄： 1，MOSFET 源極流出的電流（Is）波形，分析和改善2，MOSFET 柵極Vgs波形，關(guān)于密勒平臺原理及改善3，Vds電壓波形，關(guān)于尖峰電壓的尖峰振鈴解決的一些辦法以及引伸的一些探討4，動態(tài)負載波形，關(guān)于動態(tài)特性的、判斷、改善的辦法5，Hold-up time（保持時間）波形，關(guān)于保持時間的改善方法6，容性帶載起機輸出波形，作用及設(shè)計要點

  1，MOSFET 源極流出的電流（Is）波形，分析和改善針對反激電源開發(fā)過種中的一些具體問題，以實測波形中的細節(jié)作探討，以下先上一圖： Is電流波形上的細節(jié)圖

  A點，Ids電流前端尖峰所引起的原因 B點，在下降時出現(xiàn)的凹口

  A： 首先，這個尖峰為MOS開通時出現(xiàn)的，根據(jù)反激回路，Ids電流環(huán)為Vbus經(jīng)變壓器原邊、MOS形成回路。原邊線圈電感特性，其電流不能突變，本應(yīng)成線性上升，但由于原邊線圈匝間存在的分布電容，在開啟瞬間，使Vbus經(jīng)分存電容C到MOS有一高頻通路，所以形成一時間很短尖峰，

  根據(jù)greendot的提示，上圖作修改過，C的位置如下，其中藍色框內(nèi)為變壓器的原理圖

  不出所料，是原邊LED上的方案。 也幫你貼上圖：

  原邊方案的特點就是線路結(jié)構(gòu)簡單，可調(diào)的動西不多，但可調(diào)的地方關(guān)聯(lián)較多，如電壓檢測和電流檢測端，調(diào)節(jié)是相互關(guān)聯(lián)的。工作一段時間出現(xiàn)掉電流也就這兩點的關(guān)聯(lián)，考慮到外設(shè)元件較少出現(xiàn)這種情況，那么首先懷疑IC內(nèi)部基準(zhǔn)的穩(wěn)定性。

  針對B點的情況，做了以下，大家請看兩個圖 圖一，用ST21NM60 ，拐點低一些

  圖二，用IPA60R190C6,拐點要高一些

  1，從水平線可以看出，第二款MOS在Ids下降時出現(xiàn)的拐點比第一款MOS要高一點。不同MOS管對此處的影響不同， 2，ST21NM60這款MOS我從外形上看很像假貨，絲印下的封裝塑面有橫向條紋，引腳很單薄，比一般的ST MOS對比很薄很軟。這些是題外話，只是說無法從兩款MOS的datasheet異對比，具體原因大家可以杜撰下。

  下面提上Id和Is波形對比：

  Id

  Is

  當(dāng)然Id波形可看到，關(guān)斷時刻并不成直線下降，成一定的斜率，關(guān)斷速度稍慢

  2，MOSFET 柵極Vgs波形，關(guān)于密勒平臺原理及改善

  圍繞反激波形，接著上圖，以下為MOS的驅(qū)動電壓波形，在上升沿有明顯的折點C，理想的驅(qū)動波形為線性上升無轉(zhuǎn)折的，所以，為什么會這樣，大家可給出自已的意見

  接上圖MOS驅(qū)動信號我們都知道，基本都是標(biāo)準(zhǔn)的方波，但接到MOS時，為什么會出現(xiàn)這種情況，先了解下MOS內(nèi)的分布參數(shù)：

  手畫了張驅(qū)動信號波形來說明下情況設(shè)t0時刻是驅(qū)動波形上升的時刻 t1時刻是驅(qū)動波形上突后走平的那個臺階. 當(dāng)t0-t1時刻:Ciss=Cgs ,驅(qū)動I給Cgs充電,Vgs上升 t1時刻:Vgs上升到MOS的開通電壓,此時的MOS已開通,與此同時Cgd通過D-S極放電,當(dāng)Vds<=Vgs時,Cgd開始反向充電,Vgs會突然變小,此時對于MOS的輸入電容Ciss=Cgs+Cgd.. Cgd容量的大小直接影響了驅(qū)動波形上突點尖峰的大小和那個平臺停留的時間.

  （未完待續(xù)...）